數(shù)字電路:第五章觸發(fā)器-1.ppt
《數(shù)字電路:第五章觸發(fā)器-1.ppt》由會員分享,可在線閱讀,更多相關(guān)《數(shù)字電路:第五章觸發(fā)器-1.ppt(30頁珍藏版)》請在匯文網(wǎng)上搜索。
1、1第五章 觸發(fā)器(Flip Flop)第一節(jié) 概述 一、觸發(fā)器概念 有一個或多個輸入,兩個互反的輸出(Q和Q),具有兩個穩(wěn)態(tài),能存儲一個0或1的基本單元電路。通常用Q端的狀態(tài)代表觸發(fā)器的狀態(tài)。2圖 5.1.1觸發(fā)器的框圖 F一個或多個輸入QQ3二、觸發(fā)器的分類 1.按是否受控于時鐘脈沖(CP Clock Pulse)(1)異步(基本)觸發(fā)器 (2)同步(時鐘)觸發(fā)器(不用CP,異步工作)(用CP,同步工作)鐘控電位觸發(fā)器(電位觸發(fā))主從觸發(fā)器(主從觸發(fā)或脈沖觸發(fā))邊沿觸發(fā)器(邊沿觸發(fā))42.按實現(xiàn)的邏輯功能(3)JKFF(1)SRFF (2)DFF (4)TFF (5)TFF 51.電路構(gòu)成一
2、、與非門構(gòu)成的基本SRFF 第二節(jié) 基本SRFF(SDRDFF)(a)邏輯電路QSD&G1&G2QRDSD、RD:輸入端。直接置1(或0)端;直接置位(或復位)端;數(shù)據(jù)輸入端;激勵輸入端;觸發(fā)輸入端;控制輸入端。6圖 5.2.1與非門構(gòu)成的基本SRFF Q QSDRD(b)曾用符號(c)國標符號Q QSDRDRS72.邏輯功能(1)現(xiàn)態(tài)(當前狀態(tài)):接收信號時的狀態(tài),用Qn表示。(2)次態(tài)(下一狀態(tài)):接收信號后狀態(tài),用Qn+1表示。(3)邏輯功能分析8Qn+111 SD RD 0 0 0 1 1 1 0 0 Qn Qn+1=Qn+1=1 置0 置1 保持不允許 結(jié)論:SD、RD 低電平有效。
- 1.請仔細閱讀文檔,確保文檔完整性,對于不預(yù)覽、不比對內(nèi)容而直接下載帶來的問題本站不予受理。
- 2.下載的文檔,不會出現(xiàn)我們的網(wǎng)址水印。
- 3、該文檔所得收入(下載+內(nèi)容+預(yù)覽)歸上傳者、原創(chuàng)作者;如果您是本文檔原作者,請點此認領(lǐng)!既往收益都歸您。
下載文檔到電腦,查找使用更方便
20 積分
下載 | 加入VIP,下載共享資源 |
- 配套講稿:
如PPT文件的首頁顯示word圖標,表示該PPT已包含配套word講稿。雙擊word圖標可打開word文檔。
- 特殊限制:
部分文檔作品中含有的國旗、國徽等圖片,僅作為作品整體效果示例展示,禁止商用。設(shè)計者僅對作品中獨創(chuàng)性部分享有著作權(quán)。
- 關(guān) 鍵 詞:
- 數(shù)字電路 第五 觸發(fā)器