《鎖存器和觸發(fā)器優(yōu)秀文檔.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《鎖存器和觸發(fā)器優(yōu)秀文檔.ppt（50頁(yè)珍藏版）》請(qǐng)?jiān)趨R文網(wǎng)上搜索。

1、第第第第5 5章章章章 鎖存器和觸發(fā)器鎖存器和觸發(fā)器鎖存器和觸發(fā)器鎖存器和觸發(fā)器學(xué)習(xí)要點(diǎn)：學(xué)習(xí)要點(diǎn)：掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理原理 熟練掌握熟練掌握SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、D觸觸發(fā)器及發(fā)器及T 觸觸 發(fā)器的邏輯功能發(fā)器的邏輯功能 正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性5.1 5.1 雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路5.2 5.2 鎖存器鎖存器鎖存器鎖存器5.3 5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理觸發(fā)器的電路結(jié)構(gòu)和工作原理觸發(fā)器的電路結(jié)構(gòu)和工作原理觸發(fā)器的電路結(jié)構(gòu)和工作

2、原理5.4 5.4 觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能退出退出退出退出第第第第5 5章章章章 鎖存器和觸發(fā)器鎖存器和觸發(fā)器鎖存器和觸發(fā)器鎖存器和觸發(fā)器5.1 雙穩(wěn)態(tài)存雙穩(wěn)態(tài)存儲(chǔ)單元電路儲(chǔ)單元電路5.1.1 5.1.1 雙穩(wěn)態(tài)的概念雙穩(wěn)態(tài)的概念雙穩(wěn)態(tài)的概念雙穩(wěn)態(tài)的概念5.1.2 5.1.2 雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路退出退出退出退出5.1.1 雙穩(wěn)態(tài)的概念雙穩(wěn)態(tài)的概念5.1.2 雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路11vI1vI2vO1vO2G1G2QQ圖圖5.1.2 雙穩(wěn)態(tài)存儲(chǔ)單元電路雙穩(wěn)態(tài)存儲(chǔ)單元電路1 1、電路結(jié)構(gòu)

3、電路結(jié)構(gòu)2 2、邏輯狀態(tài)分析、邏輯狀態(tài)分析 電路具有記憶電路具有記憶1位二進(jìn)制數(shù)的功能。位二進(jìn)制數(shù)的功能。若若Q=0，則，則Q=1，反饋至，反饋至G1的輸?shù)妮斎攵?，又保證了入端，又保證了Q=0，即第一種穩(wěn)態(tài)；，即第一種穩(wěn)態(tài)；若若Q=1，則，則Q=0，反饋至，反饋至G1的輸?shù)妮斎攵?，又保證了入端，又保證了Q=1，即第二種穩(wěn)態(tài)。，即第二種穩(wěn)態(tài)。由于電路只存在這兩中可以長(zhǎng)期保由于電路只存在這兩中可以長(zhǎng)期保存的穩(wěn)定狀態(tài)，故稱為雙穩(wěn)態(tài)存儲(chǔ)單元存的穩(wěn)定狀態(tài)，故稱為雙穩(wěn)態(tài)存儲(chǔ)單元電路。電路。5.2 鎖存器鎖存器5.2.1 5.2.1 SRSR鎖存器鎖存器鎖存器鎖存器5.2.2 5.2.2 D D鎖存器鎖存器

4、鎖存器鎖存器退出退出退出退出共同點(diǎn)：共同點(diǎn)：具有具有0 和和1兩個(gè)穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。兩個(gè)穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個(gè)鎖存器或觸發(fā)器能存儲(chǔ)一位二進(jìn)制碼。一個(gè)鎖存器或觸發(fā)器能存儲(chǔ)一位二進(jìn)制碼。不同點(diǎn)：不同點(diǎn)：鎖存器鎖存器-對(duì)脈沖電平敏感對(duì)脈沖電平敏感的存儲(chǔ)的存儲(chǔ)電路，在特定輸入脈沖電平作用下電路，在特定輸入脈沖電平作用下改變狀態(tài)。改變狀態(tài)。觸發(fā)器觸發(fā)器-對(duì)脈沖邊沿敏感對(duì)脈沖邊沿敏感的存儲(chǔ)電的存儲(chǔ)電路，在時(shí)鐘脈沖的上升沿或下降沿路，在時(shí)鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。的變化瞬間改變狀態(tài)。CP CP 5.2.1 SR鎖存器鎖存器電電路路組組成成和和邏邏輯

5、輯符符號(hào)號(hào)信號(hào)輸入端，高電平有效。信號(hào)輸入端，高電平有效。信號(hào)輸出端，信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱的狀態(tài)稱0狀態(tài)狀態(tài) Q=1、Q=0的狀態(tài)稱的狀態(tài)稱1狀態(tài)狀態(tài)RSQQQQ(a)邏輯圖邏輯圖(b)邏輯符號(hào)邏輯符號(hào)1SR1SR1 1、基本、基本SR鎖存鎖存器器工作原理工作原理S RQ10010 10S=0、R=1時(shí)：由于時(shí)：由于R=1，不論原來(lái)，不論原來(lái)Q為為0還是還是1，都有，都有Q=0；再由再由S=0、Q=0可得可得Q=1。即不論鎖存器原來(lái)處于什么狀態(tài)。即不論鎖存器原來(lái)處于什么狀態(tài)都將變成都將變成0狀態(tài)，這種情況稱將鎖存器置狀態(tài)，這種情況稱將鎖存器置0或復(fù)位?；驈?fù)位。R端稱為鎖端稱為鎖存

6、器的置存器的置0端或復(fù)位端，其為高電平有效。端或復(fù)位端，其為高電平有效。S RQ0 101 010110S=1、R=0時(shí)：由于時(shí)：由于S=1，不論原來(lái)，不論原來(lái)Q為為0還是還是1，都有，都有Q=0；再由再由R=0、Q=0可得可得Q=1。即不論鎖存器原來(lái)處于什么狀態(tài)。即不論鎖存器原來(lái)處于什么狀態(tài)都將變成都將變成1狀態(tài)，這種情況稱將鎖存器置狀態(tài)，這種情況稱將鎖存器置1或置位。或置位。S端稱為鎖端稱為鎖存器的置存器的置1端或置位端，其為高電平有效。端或置位端，其為高電平有效。S=0、R=0時(shí)：根據(jù)或非門(mén)的邏輯功能不難推知，鎖存器保時(shí)：根據(jù)或非門(mén)的邏輯功能不難推知，鎖存器保持原有狀態(tài)不變，即原來(lái)的狀態(tài)

7、被鎖存器存儲(chǔ)起來(lái)，這體現(xiàn)了持原有狀態(tài)不變，即原來(lái)的狀態(tài)被鎖存器存儲(chǔ)起來(lái)，這體現(xiàn)了鎖存器具有記憶能力。鎖存器具有記憶能力。S RQ0 101 010 0不變不變0010 01S RQ0 101 010 0不變不變1 1不定不定S=1、R=1時(shí)：時(shí)：Q=Q=0，不符合鎖存器的邏輯關(guān)系。并且由，不符合鎖存器的邏輯關(guān)系。并且由于或非門(mén)延遲時(shí)間不可能完全相等，在兩輸入端的于或非門(mén)延遲時(shí)間不可能完全相等，在兩輸入端的1同時(shí)回到同時(shí)回到0后，將不能確定鎖存器是處于后，將不能確定鎖存器是處于1狀態(tài)還是狀態(tài)還是0狀態(tài)。所以鎖存器不狀態(tài)。所以鎖存器不允許出現(xiàn)這種情況，這就是基本允許出現(xiàn)這種情況，這就是基本SR鎖存

8、器的鎖存器的約束條件約束條件，即：，即：1100？00SR=0波形圖波形圖 反映鎖存器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形反映鎖存器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱為波形圖。稱為波形圖。SRQQ置置0置置1置置0置置0置置0保持保持不允許不允許信號(hào)輸入端，低電平有效。信號(hào)輸入端，低電平有效。QQQQ(a)邏輯圖邏輯圖(b)邏輯符號(hào)邏輯符號(hào)1SR1SSRRR SQ0 101 011 1不變不變0 0不定不定與非門(mén)構(gòu)成的基本與非門(mén)構(gòu)成的基本SR鎖存器鎖存器約束條件約束條件：S R=0運(yùn)用基本運(yùn)用基本SR鎖存器消除機(jī)械開(kāi)關(guān)觸點(diǎn)抖動(dòng)引起的脈沖輸出鎖存器消除機(jī)械開(kāi)關(guān)觸點(diǎn)抖動(dòng)引起的脈沖輸出t1t0R

9、+5V+vt1t0t+5v/VORSQ11+5V+5VQRSSAB2 2、邏輯門(mén)控、邏輯門(mén)控SR鎖存鎖存器器E0時(shí)，鎖存器保持原來(lái)狀態(tài)不變。時(shí)，鎖存器保持原來(lái)狀態(tài)不變。E1時(shí)，工作情況與基本時(shí)，工作情況與基本SR鎖存器相同。鎖存器相同。(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)國(guó)國(guó)際邏輯符號(hào)際邏輯符號(hào)SRQQ11&EQQ1S1RSRC1E2 雙穩(wěn)態(tài)存儲(chǔ)單元電路SR觸發(fā)器：Qn+1=S+RQn，其約束條件為：SR05 D觸發(fā)器功能的轉(zhuǎn)換不能允許出現(xiàn)S和R同時(shí)為1的情況，否則會(huì)使鎖存器處于不確定的狀態(tài)。變換SR觸發(fā)器的特性方程，使之形式與JK觸發(fā)器的特性方程一致：（2）變換待求觸發(fā)器的特性方程，使之

10、形式與已有觸發(fā)器的特性方程一致。不能允許出現(xiàn)S和R同時(shí)為1的情況，否則會(huì)使鎖存器處于不確定的狀態(tài)。74F112中JK觸發(fā)器的邏輯符號(hào)74F112中JK觸發(fā)器的邏輯符號(hào)JK觸發(fā)器：Qn+1=JQn+KQn信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸 發(fā)器的邏輯功能2、將D觸發(fā)器轉(zhuǎn)換為JK、T觸發(fā)器置1阻塞線、置0維持線觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào)作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)；D觸發(fā)器：Qn+1=D特特性性表表特性特性方程方程E=1期間有效期間有效主主要要特特點(diǎn)點(diǎn)（1）時(shí)時(shí)鐘鐘電電平平控控制制。在在E1期期間間接接收收輸輸入入信信號(hào)號(hào)，E0

11、時(shí)時(shí)狀狀態(tài)態(tài)保保持持不不變變，與與基基本本SR鎖鎖存存器器相相比比，對(duì)對(duì)鎖存器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。鎖存器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）S、R之之間間有有約約束束。不不能能允允許許出出現(xiàn)現(xiàn)S和和R同同時(shí)時(shí)為為1的情況，否則會(huì)使鎖存器處于不確定的狀態(tài)。的情況，否則會(huì)使鎖存器處于不確定的狀態(tài)。1 1、邏輯門(mén)控、邏輯門(mén)控D鎖存鎖存器器(a)(a)邏輯電路圖邏輯電路圖(b)(b)國(guó)國(guó)際邏輯符號(hào)際邏輯符號(hào)QQ1DDC1ESRQQ11&E1D5.2.2 D鎖存器鎖存器EDQQ功能功能0不變不變不變不變保持保持1001置置 01 110置置1D D鎖存器的功能表鎖存器的功能表2 2、傳輸門(mén)控、傳輸門(mén)控

12、D鎖存鎖存器器TG1TGCCCC1QQD11ECC11QQD11QQDE=1E=0工工作作波波形形3 3、典型集成電路、典型集成電路74HC/HCT373八八D鎖存器內(nèi)部邏輯圖鎖存器內(nèi)部邏輯圖Q0OE1DD0C1C11111EQ11DD1C1C11EQ71DD7C1C11ELE工作模式工作模式輸輸 入入內(nèi)部鎖存器狀態(tài)內(nèi)部鎖存器狀態(tài)輸出輸出OELEDNQN使能和讀鎖存器使能和讀鎖存器（傳送模式）（傳送模式）LLHHLHLHLH鎖存和讀鎖存器鎖存和讀鎖存器LLLLL*H*LHLH鎖存和禁止輸出鎖存和禁止輸出H高阻高阻74HC/HCT37374HC/HCT373的功能表的功能表L*和和H*表示門(mén)控電

13、平表示門(mén)控電平LE由高變低之前瞬間由高變低之前瞬間DN的電平的電平5.3 觸發(fā)器的電路結(jié)構(gòu)觸發(fā)器的電路結(jié)構(gòu)和工作原理和工作原理5.3.1 5.3.1 主從觸發(fā)器主從觸發(fā)器主從觸發(fā)器主從觸發(fā)器5.3.2 5.3.2 維持阻塞觸發(fā)器維持阻塞觸發(fā)器維持阻塞觸發(fā)器維持阻塞觸發(fā)器5.3.3 5.3.3 利用傳輸延遲的觸發(fā)器利用傳輸延遲的觸發(fā)器利用傳輸延遲的觸發(fā)器利用傳輸延遲的觸發(fā)器5.3.4 5.3.4 觸發(fā)器的動(dòng)態(tài)特性觸發(fā)器的動(dòng)態(tài)特性觸發(fā)器的動(dòng)態(tài)特性觸發(fā)器的動(dòng)態(tài)特性退出退出退出退出CPCPE（a）（b）（c）圖圖(a)為電平敏感，電路的輸出在有效電平期間隨輸入信號(hào)變化為電平敏感，電路的輸出在有效電平期

14、間隨輸入信號(hào)變化;圖圖(b)、(c)為邊沿敏感，電路的輸出在有效邊沿時(shí)刻隨輸入信號(hào)為邊沿敏感，電路的輸出在有效邊沿時(shí)刻隨輸入信號(hào)變化，即觸發(fā)；其中圖變化，即觸發(fā)；其中圖(b)為上升沿有效，圖為上升沿有效，圖(c)為下降沿有效。為下降沿有效。觸發(fā)器主要有三種電路結(jié)構(gòu)：主從觸發(fā)器、維持阻塞觸發(fā)器觸發(fā)器主要有三種電路結(jié)構(gòu)：主從觸發(fā)器、維持阻塞觸發(fā)器和利用傳輸延遲的觸發(fā)器和利用傳輸延遲的觸發(fā)器5.3.1 主從觸發(fā)器主從觸發(fā)器1 1、工作原理、工作原理TG1TGCCCC1QDTG1TGCCCC1QQQ主鎖存器主鎖存器從鎖存器從鎖存器1CPCCTG1TG2TG3TG4G1G3G2G401CPCCTG1TG

15、CCCCQDTGCCCCQQQTG1TG2TG3TG4G1G3G2G4111111TG111RDSD2 2、典型集成電路、典型集成電路74HC/HCT74中中D觸發(fā)器的邏輯圖觸發(fā)器的邏輯圖74HC/HCT74的功能表的功能表SR1DC1DCPSDRDQQ74HC/HCT74中中D觸發(fā)器的邏輯符號(hào)觸發(fā)器的邏輯符號(hào)輸輸 入入輸輸 出出輸輸 入入輸輸 出出SDRDCPDQQSDRDCPDQn+1Qn+1LHHLHHL*LHHLLHHHH*HLLLHH5.3.2 維持阻塞觸發(fā)器維持阻塞觸發(fā)器1 1、工作原理、工作原理&CPDQ4Q3Q2Q1G4G3G2G1G6G5QQRS置置1維持線維持線置置0阻塞線

16、阻塞線置置1阻塞線、置阻塞線、置0維持線維持線0 12 2、典型集成電路、典型集成電路&CPDQ4Q3Q2Q1QQRDSD&74F74中中D觸發(fā)器的邏輯圖觸發(fā)器的邏輯圖5.3.3 利用傳輸延遲的觸發(fā)器利用傳輸延遲的觸發(fā)器CPQQJK&1&1&G3G4G23G13G12G21G11G22RS01 1、工作原理、工作原理12 2、典型集成電路、典型集成電路74F112的功能表的功能表74F112中中JK觸發(fā)器的邏輯符號(hào)觸發(fā)器的邏輯符號(hào)輸輸 入入輸輸 出出輸輸 入入輸輸 出出SDRDCPJKQQSDRDCPJKQn+1Qn+1LHHLHHL*L*QnQnHLLHHHL*H*LHLLHHHHHHH*H*L*H*HQnLQnSR1KC1KCPSDRDQQ1JJ觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào)作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)；5 不同類型觸發(fā)器之間的轉(zhuǎn)換E1時(shí)，工作情況與基本SR鎖存器相同。0 0與JK觸發(fā)器的特性方程比較，得：在E1期間接收輸入信號(hào)，E0時(shí)狀態(tài)保持不變，與基本SR鎖存器相比，對(duì)鎖存器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致