《存儲器和可編程邏輯器件.docx》由會員分享，可在線閱讀，更多相關(guān)《存儲器和可編程邏輯器件.docx（4頁珍藏版）》請在匯文網(wǎng)上搜索。

1、第七章 存儲器和可編程邏輯器件思考題1.存儲器的地址碼的位數(shù)與存儲容量有什么關(guān)系？存儲器的容量由地址碼的位數(shù)n和字的位數(shù)m決定。n位地址碼，m位字長的RAM內(nèi)含2nm個存儲單元,稱為2n字m位的RAM。如n=10 ,m = 4 則RAM的容量21041024字4位1K4如n=11 ,m = 4 則RAM的容量21142048字4位2K42.MOS型靜態(tài)RAM和動態(tài)RAM相比較的優(yōu)缺點？動態(tài)RAM的突出優(yōu)點是容量大、功耗低，缺點是要求定期刷新；靜態(tài)RAM不需要刷新，因而使用方便，缺點是每個存儲單元需6個MOS管，與動態(tài)RAM相比，容量較小、功耗較大。3RAM的主要參數(shù)有哪些？RAM的容量和工作速

2、度是其主要的技術(shù)參數(shù)。4為什么說RAM屬于時序邏輯電路，ROM屬于組合邏輯電路？RAM存儲單元必須具有置數(shù)和保持功能，在不進行讀寫操作時RAM保存它所存儲的信息，在進行讀操作時，RAM的輸出和電路以前的狀態(tài)有關(guān)，因此RAM屬于時序邏輯電路。對于ROM來說，若把地址碼視為輸入變量，輸出的每一位數(shù)據(jù)隨地址碼改變而改變，這取決于ROM陣列中的開關(guān)元件是接通還是斷開，即ROM任一時刻的輸出僅僅取決于該時刻的輸入地址碼，因此ROM屬于組合邏輯電路，其地址譯碼器是一個與門構(gòu)成的陣列（與陣），存儲單元矩陣是一個或門的陣列（或陣）。5.PROM、PLA和PAL如何實現(xiàn)組合邏輯函數(shù)？PROM與陣（地址譯碼器）是

3、不可編的，或陣（存儲單元矩陣）是可編的，因此ROM按標準與或表達式即最小項表達式編程。根據(jù)如下ROM陣列結(jié)構(gòu)示意圖，實現(xiàn)邏輯函數(shù)D1、D2、D3、D4如下所示?？删庍壿嬯嚵蠵LA按照最簡與或表達式編程，它的與陣和或陣都是可編的。根據(jù)教材248頁圖7.3.1的實例，與陣的輸出P1和P2為：或陣的輸出F1和F2為：可編陣列邏輯PAL與陣可編而或陣不可編，編程時按照需要將與陣中的某些熔絲燒斷，如圖所示為用PAL實現(xiàn)異或函數(shù)的熔絲圖。6.什么是GAL？通用陣列邏輯GAL是CMOS工藝的、可多次編程的器件，GAL用EEPROM的浮柵隧道管取代了PAL中的熔絲，可以進行100次以上的多次編程。GAL和PA

4、L一樣，有一個可編程的與陣和一個不可編程的或陣，但為了通用，GAL在或陣之后接一個輸出邏輯宏單元（OLMC），可實現(xiàn)不同的輸出模式（組合電路型輸出模式、寄存器型輸出模式），構(gòu)成多種組合電路或時序電路。練習題1用一個ROM實現(xiàn)如下兩個函數(shù)：解： W15 W14 W13 W12 W11 W10 W9 W8 W7 W6 W5 W4 W3 W2 W1 W0F1 F2 F22用一個PLA實現(xiàn)如下兩個函數(shù)：AABB CC DDEEFFF1F2聯(lián)系 填空題：1.MOS型RAM存儲單元目前有管存儲單元和管存儲單元兩類。2.常用的可編程ROM有、和類型。3.地址碼為10位的存儲器中存儲個字。4.8192字32位存儲器的地址碼是位，它有個存儲單元。5.ROM是陣可編，陣不可編；PAL是陣可編，陣不可編。答案：1.六，靜態(tài)，單，動態(tài)2.PROM，EPROM，EEPROM3.210(1K)4.13，8192325.或，與，與，或練習題：1.用一個ROM實現(xiàn)如下兩個函數(shù)：