《數(shù)字電路基礎(chǔ)課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電路基礎(chǔ)課件.ppt（109頁(yè)珍藏版）》請(qǐng)?jiān)趨R文網(wǎng)上搜索。

1、6.1 概述6.2 邏輯門(mén)電路6.3 邏輯代數(shù)的基本公式和規(guī)則6.4 邏輯函數(shù)的化簡(jiǎn)本章主要內(nèi)容數(shù)字電路的基本工作信號(hào)是以高低電平為特征的二進(jìn)制信號(hào)，分析和設(shè)計(jì)數(shù)字電路的主要工具是邏輯代數(shù)。本章先介紹數(shù)字電路的基本概念、數(shù)制與碼制、基本邏輯運(yùn)算及門(mén)電路，然后介紹邏輯代數(shù)的基本公式與定理、邏輯函數(shù)的表示方法以及邏輯函數(shù)的化簡(jiǎn)。6.1概述6.1.1數(shù)字電路與脈沖信號(hào)1數(shù)字電路在時(shí)間上和數(shù)值上均是離散（或不連續(xù)）的信號(hào)稱為數(shù)字信號(hào)常用數(shù)字0和1來(lái)表示。這里的0和1不是十進(jìn)制數(shù)中的數(shù)字，而是邏輯0和邏輯1。產(chǎn)生和處理這類數(shù)字信號(hào)的電路稱為數(shù)字電路或邏輯電路。數(shù)字電路的任務(wù)是對(duì)數(shù)字信號(hào)進(jìn)行運(yùn)算（算術(shù)運(yùn)算

2、和邏輯運(yùn)算）、計(jì)數(shù)、存貯、傳遞和控制。2脈沖信號(hào)所謂脈沖，是指脈動(dòng)、短促和不連續(xù)的意思。在數(shù)字電子技術(shù)中，把作用時(shí)間很短的、突變的電壓或電流稱為脈沖。數(shù)字信號(hào)實(shí)質(zhì)上是一種脈沖信號(hào)。常見(jiàn)的脈沖信號(hào)波形有矩形波、尖頂波等多種。tt一個(gè)實(shí)際的脈沖波形如圖6.1.1所示。脈沖幅度脈沖幅度 A A脈沖上升沿脈沖上升沿 t tr r脈沖周期脈沖周期 T T脈沖下降沿脈沖下降沿 t tf f 脈沖寬度脈沖寬度 t tp p A0.9A0.5A0.1AtptrtfT實(shí)際的矩形波實(shí)際的矩形波脈沖前沿脈沖最先來(lái)到的一邊，指脈沖的幅度由10%上升到90%所需的時(shí)間。脈沖后沿脈沖結(jié)束時(shí)的一邊，指脈沖的幅度由90%下降

3、到10%所需要的時(shí)間。脈沖寬度脈沖前沿幅度的50%到后沿幅度的50%所需要的時(shí)間，也稱脈沖持續(xù)時(shí)間。脈沖幅度A脈沖信號(hào)變化的最大值。其波形的物理意義參數(shù)敘述如下脈沖周期T周期性脈沖信號(hào)前后兩次出現(xiàn)的時(shí)間間隔。脈沖信號(hào)又分為正脈沖和負(fù)脈沖，正脈沖的前沿是上升邊，后沿是下降邊，負(fù)脈沖正好相反。理想矩形脈沖如圖6.1.2所示。脈沖頻率單位時(shí)間內(nèi)的脈沖數(shù)，與周期的關(guān)系為6.1.2邏輯狀態(tài)的表示方法現(xiàn)實(shí)生活當(dāng)中有很多對(duì)立的狀態(tài)，像開(kāi)關(guān)的閉合和斷開(kāi)，燈泡的亮和滅，事物的真和假，脈沖信號(hào)的有和無(wú)等。在數(shù)字電路當(dāng)中通常用邏輯“1”和“0”來(lái)表示這兩種狀態(tài)。例如，燈亮為“1”，燈滅為“0”；有脈沖為“1”，無(wú)脈

4、沖為“0”。脈沖信號(hào)通常用它的電位高低來(lái)表示：有脈沖時(shí)電位較高，稱它具有高電平；無(wú)脈沖時(shí)電位較低，稱它具有低電平。注意因受各種因素的影響，高、低電平并不是單一的數(shù)值，而是指的一個(gè)范圍。在數(shù)字系統(tǒng)中，脈沖信號(hào)的高、低電平都用“1”或“0”來(lái)表示，如果高電平用“1”，低電平用“0”表示，稱為正邏輯系統(tǒng)。如果高電平用“0”，低電平用“1”表示，稱為負(fù)邏輯系統(tǒng)。本書(shū)中采用正邏輯系統(tǒng)。6.1.3 數(shù)制與碼制1數(shù)制數(shù)制是計(jì)數(shù)進(jìn)位制的簡(jiǎn)稱。人們?cè)谌粘Ｉ钪?，?xí)慣于用十進(jìn)制數(shù)，而在數(shù)字系統(tǒng)中，多采用二進(jìn)制數(shù)，有時(shí)也采用八進(jìn)制數(shù)或十六進(jìn)制數(shù)。（1）十進(jìn)制：十進(jìn)制數(shù)有0、1、2、9十個(gè)數(shù)碼，計(jì)數(shù)的基數(shù)是10，進(jìn)位

5、規(guī)則是“逢十進(jìn)一”。對(duì)于任意一個(gè)十進(jìn)制數(shù)N可表示為（6.1.1)注意：小數(shù)點(diǎn)的前一位為第0位，即。其中Ki是第i位的數(shù)碼，稱為第i位的權(quán)。例6.1.1將十進(jìn)制數(shù)129.5寫(xiě)成按權(quán)展開(kāi)形式解：（2）二進(jìn)制：二進(jìn)制有0、1兩個(gè)數(shù)碼，基數(shù)為2，按“逢二進(jìn)一”的規(guī)律計(jì)數(shù)。對(duì)于任意一個(gè)二進(jìn)制數(shù)N可表示為(6.1.2)同理，Ki是第位的數(shù)碼，稱為第位的權(quán)。例6.1.2將二進(jìn)制數(shù)寫(xiě)成按權(quán)展開(kāi)形式。解：（3）十六進(jìn)制：十六進(jìn)制有0、1、2、9、A（10）、B（11）、C12）、D（13）、E（14）、F（15）十六個(gè)數(shù)碼。基數(shù)為16，按“逢十六進(jìn)一”的規(guī)律計(jì)數(shù)。仿效二進(jìn)制和十進(jìn)制，任意一個(gè)十六進(jìn)制數(shù)N可表示為

6、（6.1.3)例6.1.3將十六進(jìn)制數(shù)寫(xiě)成按權(quán)展開(kāi)形式。解：2數(shù)制轉(zhuǎn)換（1）二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)先將二進(jìn)制數(shù)或十六進(jìn)制數(shù)按權(quán)展開(kāi)，然后把所有各項(xiàng)按十進(jìn)制數(shù)相加即可。例6.1.4將二進(jìn)制數(shù)、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)。解：（2）十進(jìn)制數(shù)轉(zhuǎn)換成二、十六進(jìn)制數(shù)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)或十六進(jìn)制數(shù)，要分整數(shù)和小數(shù)兩部分分別進(jìn)行轉(zhuǎn)換，這里只介紹整數(shù)部分的轉(zhuǎn)換。通常采取除2或除16取余法，直到商為0止。讀數(shù)方向由下而上。例6.1.5將十進(jìn)制數(shù)分別轉(zhuǎn)換成二進(jìn)制數(shù)和十六進(jìn)制數(shù)。先將轉(zhuǎn)換成二進(jìn)制數(shù)，采取“除2取余法”，過(guò)程如下由此得再采取“除16取余”的方法，求對(duì)應(yīng)的十六進(jìn)制數(shù)，過(guò)程如下由此得：根據(jù)這個(gè)

7、關(guān)系，將二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)，只要以小數(shù)點(diǎn)為界，分別向左、右兩邊按四位一組進(jìn)行分開(kāi)，不足四位補(bǔ)0，再將每一組二進(jìn)制數(shù)轉(zhuǎn)換為相應(yīng)的十六進(jìn)制數(shù)，最后將結(jié)果按序排列即可。例6.1.6將二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)。解：方法如下由此得：（3）二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換由于兩種數(shù)制的基數(shù)2與16之間的關(guān)系為，因此，四位二進(jìn)制數(shù)恰好對(duì)應(yīng)一位十六進(jìn)制數(shù)。十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，其過(guò)程恰好和上面相反，即只要把原來(lái)的十六進(jìn)制數(shù)逐位用相應(yīng)的四位二進(jìn)制數(shù)代替即可。例6.1.7將十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)。將首或尾的0去掉后得解：方法如下6.2邏輯門(mén)電路邏輯關(guān)系指事物的因果關(guān)系，即“條件”與“結(jié)果”的關(guān)系。在數(shù)

8、字電路中用輸入信號(hào)反映“條件”，用輸出信號(hào)表示“結(jié)果”，這種電路稱邏輯電路。邏輯電路中最基本的邏輯關(guān)系有三種，即：與邏輯、或邏輯、非邏輯。相應(yīng)的邏輯門(mén)電路也有三種，即：與門(mén)電路、或門(mén)電路、非門(mén)電路。門(mén)電路可以用二極管、三極管、電阻等分立元件組成，也可以是集成電路。6.2.1基本邏輯運(yùn)算及實(shí)現(xiàn)1三種基本邏輯運(yùn)算邏輯代數(shù)的基本運(yùn)算有與、或、非三種。圖6.2.1給出了三種指示燈控制電路，下面分別討論其對(duì)應(yīng)的邏輯運(yùn)算關(guān)系。如果約定：將開(kāi)關(guān)閉合作為條件，把指示燈亮作為結(jié)果，那么圖6.2.1所示控制電路就代表了三種不同的因果關(guān)系。圖（a）表明：只有所有條件同時(shí)滿足時(shí)，結(jié)果才會(huì)發(fā)生。這種因果關(guān)系叫做邏輯與關(guān)

9、系。220V+-000101110100ABYBYA狀態(tài)表狀態(tài)表開(kāi)關(guān)閉合：“1”斷開(kāi)：“0”燈亮：“1”燈滅：“0”邏輯表達(dá)式：邏輯表達(dá)式：Y=ABBY220VA+-真值表真值表000111110110ABY開(kāi)關(guān)閉合：“1”斷開(kāi)：“0”燈亮：“1”燈滅：“0”邏輯表達(dá)式：邏輯表達(dá)式：Y=A+B圖（b）表明：只要條件之一能夠滿足，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系叫做邏輯或關(guān)系?！胺欠恰边壿嬯P(guān)系是否定或相反的意思。邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式邏輯表達(dá)式：Y=A狀態(tài)表狀態(tài)表101AY0Y220VA+-R開(kāi)關(guān)閉合：“1”斷開(kāi)：“0”燈亮：“1”燈滅：“0”圖（c）表明：條件滿足時(shí)，結(jié)果不會(huì)發(fā)生；而

10、條件不滿足時(shí)，結(jié)果一定發(fā)生。這種因果關(guān)系叫做邏輯非關(guān)系。如果以A、B表示條件，并用1表示條件滿足，0表示不滿足；以Y表示事件的結(jié)果，并用1表示事件發(fā)生，0表示不發(fā)生。則與、或、非的邏輯關(guān)系可用表6.2.1、表6.2.2、表6.2.3來(lái)描述。這種描述邏輯關(guān)系的表格稱之為真值表。以“”代表與運(yùn)算（或稱邏輯相乘），以“+”代表或運(yùn)算（或稱邏輯相加），以變量上的“”代表非運(yùn)算（或稱邏輯求反），則表6.2.4表示三種基本邏輯運(yùn)算表達(dá)式及其運(yùn)算規(guī)律?；具壿嬤\(yùn)算基本邏輯運(yùn)算基本邏輯運(yùn)算與運(yùn)算Y=AB或?qū)懗蒠=AB 00=0；01=0；10=0；11=1 或運(yùn)算Y=A+B 0+0=0；0+1=1；1+0=1

11、；1+1=1 非運(yùn)算 Y=能實(shí)現(xiàn)與、或、非三種基本邏輯運(yùn)算關(guān)系的單元電路分別叫做與門(mén)、或門(mén)、非門(mén)（也稱反相器），其對(duì)應(yīng)的邏輯符號(hào)如圖6.2.2所示。2復(fù)合邏輯運(yùn)算與、或、非是三種最基本的邏輯關(guān)系，任何其他的復(fù)雜邏輯關(guān)系都可由這三種基本邏輯關(guān)系組合而成。例如將與門(mén)和非門(mén)按圖6.2.3(a)連接，可得到圖6.2.3(b)的與非門(mén)（先與后非運(yùn)算的電路）。（3 3）真值表真值表（2 2）邏輯符號(hào)邏輯符號(hào)（1 1）邏輯表達(dá)式邏輯表達(dá)式A BA BY Y0 00 00 10 11 0 1 0 1 11 11 11 11 10 0與與非非與非與非邏輯關(guān)系邏輯關(guān)系邏輯關(guān)系邏輯關(guān)系 與非 有0出1 全1出0或非

12、有1出0全0為1與或非描述較復(fù)雜異或相同出0相異出1同或=AB=相同出1相異出0表6.2.5幾種常見(jiàn)復(fù)合邏輯關(guān)系6.2.2TTL集成邏輯門(mén)TTL電路是輸入端和輸出端都采用晶體管的邏輯電路，TTL是一個(gè)電路系列，這里只介紹典型的TTL非門(mén)電路。1電路組成與邏輯功能分析圖6.2.4所示是典型的TTL與非門(mén)原理電路圖。電路由三部分構(gòu)成：多發(fā)射三極管VT1和電阻R1組成輸入級(jí)；VT2和R2、R3組成中間放大級(jí)；VT3、VT4、VT5和R4、R5組成輸出級(jí)，其中VT3與VT4組成的復(fù)合管作為VT5的有源負(fù)載，以提高電路的帶負(fù)載能力。輸出、輸入邏輯關(guān)系為與非關(guān)系，即“有0出1，全1出0”。輸入級(jí)輸入級(jí)中間

13、級(jí)中間級(jí)輸出級(jí)輸出級(jí)VT5YR3R5ABCR4R2R1VT3VT4VT2+5VE2E3E1B等效電路等效電路C多發(fā)射極三多發(fā)射極三極管極管VT1VT5YR3R5ABCR4R2R1VT3VT4VT2+5V“1”(3.6V)(1)(1)輸入全為高電平輸入全為高電平“1”(3.6V)1”(3.6V)時(shí)時(shí)4.3VVTVT2 2、VTVT5 5飽和導(dǎo)通飽和導(dǎo)通鉗位2.1VE E結(jié)反偏結(jié)反偏截止截止“0”(0.3V)負(fù)載電流（灌負(fù)載電流（灌電流）電流）輸入全高“1”,輸出為低“0”1VVT1VT5Y R3R5ABCR4R2R1VT3VT4VT2+5V1VVTVT2 2、VTVT5 5截止截止 負(fù)載電流（拉

14、負(fù)載電流（拉電流）電流）(2)(2)輸入端有任一低電平輸入端有任一低電平“0”(0.3V)0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”流過(guò)E結(jié)的電流為正向電流VY5-0.7-0.7=3.6V5VVT12電壓傳輸特性電壓傳輸特性是指與非門(mén)輸出電壓與輸入電壓的關(guān)系曲線。它反映輸入由低電平變到高電平時(shí)輸出電平相應(yīng)的變化情況圖6.2.5(a)是TTL與非門(mén)電壓傳輸特性的測(cè)試電路改變A端的電壓，并分別測(cè)出uI和uO，就可得到圖6.2.5(b)所示TTL與非門(mén)的電壓傳輸特性曲線。ABDE低電平噪聲容限電壓低電平噪聲容限電壓U UNLNL保證輸出高電平電壓不低保證輸出高電平電壓不低于

15、額定值于額定值90%90%的條件下所允許疊的條件下所允許疊加在輸入低電平電壓上的最大噪加在輸入低電平電壓上的最大噪聲（或干擾）電壓。聲（或干擾）電壓。U UNLNL=U UOFFOFF U UILIL允許疊加干擾UOFF U UOFFOFF是保證輸出為額定高電平的是保證輸出為額定高電平的90%90%時(shí)所對(duì)應(yīng)的時(shí)所對(duì)應(yīng)的最大輸入低電平電最大輸入低電平電壓壓。輸出為高電平0.9UOH（3.5V左右）輸入輸入低電平低電平小于0.6V01231234 Ui/V/VU UO O/V/V當(dāng)大于0.6V以后，VT2開(kāi)始導(dǎo)通，VT5仍然截止，隨著的增加，VT2的基極電位增加，VT2的集電極電位下降，故隨的增加

16、而線性下降，一直維持到增大到1.3V左右，對(duì)應(yīng)于曲線的BC段，這一段稱為線性區(qū)。當(dāng)增大到1.3V以后，再稍增加一點(diǎn)兒，VT5也將由原來(lái)的截止?fàn)顟B(tài)向飽和狀態(tài)變化，故大于1.3V以后，將急劇下降，對(duì)應(yīng)于曲線的CD段，這一段稱為轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)對(duì)應(yīng)的范圍較小，大約大于1.4V以后，VT2、VT5同時(shí)飽和，輸出為低電平（大約為0.3V左右），對(duì)應(yīng)于曲線的DE段，這一段稱為飽和區(qū)。從電壓傳輸特性曲線可以看出：輸入低電平信號(hào)值在一定范圍內(nèi)變化，輸出高電平并不立即下降（AB段）。同樣，輸入高電平信號(hào)值在一定范圍內(nèi)變化，輸出低電平也不立即上升（DE段）。這就是說(shuō)，TTL與非門(mén)允許輸入電平有一個(gè)波動(dòng)范圍，以防止電路工作過(guò)程中外界的干擾電壓。0 01 12 23 31 12 23 34 4 U Ui i/V/VU UO O/V/VC CA AB BD DE E3TTL與非門(mén)的主要參數(shù)及使用注意事項(xiàng)（1）主要參數(shù)表6.2.6列出的是2輸入四與非門(mén)74LS00的參數(shù)，其名稱與意義說(shuō)明如下。符號(hào)參數(shù)名稱 參數(shù)值 單 位最大典型最小輸入高電平電壓3.62V輸入低電平電壓0.80.3V表6.2.6輸出高電平電壓3.62