《算法流程圖及ASM圖.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《算法流程圖及ASM圖.doc（20頁珍藏版）》請(qǐng)?jiān)趨R文網(wǎng)上搜索。

1、. -算法流程圖及ASM圖 引例 設(shè)計(jì)一個(gè)邏輯電路，其輸入信號(hào)X=xn-1xn-2x0，Z為輸出信號(hào)，表示X中包含的1的個(gè)數(shù)。電路可用如下的流程圖描述：圖5-2-1 含1統(tǒng)計(jì)電路 5.2.1 算法流程圖 算法流程圖由工作塊、判別塊、條件塊、開場(chǎng)完畢塊以及指向線組成。圖5-2-2 算法流程圖的工作塊圖5-2-3 算法流程圖的判別塊圖5-2-4 算法流程圖的條件塊 圖5-2-5 算法流程圖的開場(chǎng)塊和完畢塊 如對(duì)引例的含1統(tǒng)計(jì)電路增加一個(gè)序列開場(chǎng)標(biāo)志信號(hào)START和一個(gè)統(tǒng)計(jì)完畢標(biāo)志信號(hào)DONE，那么其框圖為如下：圖5-2-6 含1統(tǒng)計(jì)電路的算法流程圖 5.2.2 算法設(shè)計(jì) 例5-2-1 設(shè)計(jì)如下左圖

2、所示的乘法電路。圖中，輸入信號(hào)A=A4A3A2A1是被乘數(shù)，B=B4B3B2B1 是乘數(shù)，且均為4位二進(jìn)制數(shù)，P=A*B是輸出信號(hào)，為8位二進(jìn)制數(shù)。START為啟動(dòng)信號(hào)，END為完畢標(biāo)志。其算法邏輯圖見下右圖。 圖5-2-7 乘法器的算法流程圖 例5-2-2 設(shè)計(jì)一個(gè)電路，用于計(jì)算平面上兩點(diǎn)之間的距離。該電路輸入信號(hào)為兩個(gè)8位二進(jìn)制數(shù)X和Y，分別代表兩點(diǎn)橫坐標(biāo)的差值和縱坐標(biāo)的差值，電路輸出為Z，表示兩點(diǎn)之間的距離。計(jì)算誤差要求小于10%。 圖5-2-8 例5-2-2的算法流程圖 5.2.3 電路劃分與邏輯框圖 例5-2-3 根據(jù)含1統(tǒng)計(jì)電路的算法流程圖，畫出電路的邏輯框圖。如下。圖5-2-9

3、含1統(tǒng)計(jì)電路的邏輯框圖 例5-2-4 畫出4位二進(jìn)制乘法器的邏輯框圖。如下。 圖5-2-10 乘法器的邏輯框圖 例5-2-5 根據(jù)距離運(yùn)算電路的算法流程圖，畫出該電路的邏輯框圖。圖5-2-11 距離運(yùn)算電路的邏輯框圖 5.2.4 數(shù)據(jù)處理單元的設(shè)計(jì) 例5-2-6 設(shè)計(jì)含1統(tǒng)計(jì)電路的數(shù)據(jù)處理單元。如圖。圖5-2-12 含1統(tǒng)計(jì)電路的數(shù)據(jù)處理單元 例5-2-7 設(shè)計(jì)4位乘法器的數(shù)據(jù)處理單元。如圖。 圖5-2-13 4位乘法器的數(shù)據(jù)處理單元 5.2.5 ASM圖 5.2.5.1 ASM圖的根本符號(hào)和組成圖5-2-14 ASM圖的狀態(tài)圖圖5-2-15 ASM圖的判別塊圖5-2-16 ASM圖的條件輸出

4、塊5.2.5.2 導(dǎo)出ASM圖的法ASM圖和算法流程圖間的相互關(guān)系和轉(zhuǎn)換規(guī)那么十清楚確，兩者之間工作塊狀態(tài)塊、判別塊、條件輸出塊根本對(duì)應(yīng)。 例5-2-8 將含1統(tǒng)計(jì)電路的算法流程圖轉(zhuǎn)換成為ASM圖。如下列圖。圖5-2-18 含1統(tǒng)計(jì)電路控制器ASM圖 例5-2-9 將4位乘法器的算法流程圖轉(zhuǎn)換為ASM圖。如下列圖。圖5-2-19 乘法器控制單元ASM圖 5.2.6 控制單元的設(shè)計(jì) 5.2.6.1 以觸發(fā)器為核心的控制器設(shè)計(jì) 例5-2-10 導(dǎo)出上圖所示的乘法控制單元的邏輯電路。 1.對(duì)ASM圖進(jìn)展?fàn)顟B(tài)分配：S000，S101，S211，S310圖5-2-20 乘法器控制單元設(shè)計(jì)過程之一 2.填

5、寫鼓勵(lì)函數(shù)卡諾圖圖5-2-20 乘法器控制單元設(shè)計(jì)過程之一 3.導(dǎo)出輸出程 END = Q1Q0 CR= Q1Q0 CA = Q1Q0 CB1 = Q1Q0 CB0 = Q1Q0 + Q1Q0 CC = Q1Q0 CM1 = Q1Q0Bi CM0 = Q1Q0Bi + Q1Q0 4.畫邏輯圖：圖5-2-21 乘法器控制單元邏輯電路之一 5.2.6.2 以集成計(jì)數(shù)器為核心的控制器設(shè)計(jì) 例5-2-11 用集成計(jì)數(shù)器74163，輔以適當(dāng)?shù)慕M合器件，設(shè)計(jì)乘法器控制單元電路。 1.狀態(tài)分配：S000，S101，S211，S310圖5-2-22 乘法控制器單元設(shè)計(jì)過程之二 2.列操作表圖5-2-22 乘法

6、控制器單元設(shè)計(jì)過程之二 3.填寫鼓勵(lì)函數(shù)卡諾圖圖5-2-22 乘法控制器單元設(shè)計(jì)過程之二 4.導(dǎo)出輸出程 END = Q1Q0 CR= Q1Q0 CA = CB1 = Q1Q0 CB0 = Q1Q0 + Q1Q0 = Q0 CC = Q1Q0 CM1 = Q1Q0Bi CM0 = Q1Q0Bi + Q1Q0 5.畫邏輯圖：圖5-2-23 乘法器控制單元邏輯電路之二 5.2.6.3 以集成移位器為核心的控制器設(shè)計(jì) 例5-2-12 用集成移位器74194，輔以適當(dāng)?shù)慕M合器件，設(shè)計(jì)乘法器控制單元的電路。 進(jìn)展?fàn)顟B(tài)分配：S000，S101，S211，S310，得操作表及各鼓勵(lì)輸入端的函數(shù)卡諾圖，如圖5

7、-2-24。圖5-2-24 乘法器控制單元邏輯電路之三 各輸出信號(hào)的函數(shù)表達(dá)式為： END = QAQB CR= QAQB CA = CB1 = QAQB CB0 = QAQB + QAQB CC = QAQB CM1 = QAQBBi CM0 = QAQBBi + QAQB 鼓勵(lì)函數(shù)M1、M0用雙4選1MUX實(shí)現(xiàn)，各輸出信號(hào)仍用譯碼器輔以少量門電路加以實(shí)現(xiàn)，其邏輯電路如圖5-2-25所示。圖5-2-25 乘法器控制單元邏輯電路之三 5.2.6.4 以集成多D觸發(fā)器為核心的控制器設(shè)計(jì) 例5-2-13 用四D觸發(fā)器74175，輔以適當(dāng)?shù)慕M合器件，設(shè)計(jì)乘法器控制單元電路。 用多D觸發(fā)器設(shè)計(jì)時(shí)序電路

8、時(shí)，狀態(tài)分配采用“一對(duì)一的法。所以進(jìn)展?fàn)顟B(tài)分配如下：S00000，S11100，S21010，S31001。由ASM圖列出次態(tài)表，如表5-2-3所示。表5-2-3 次態(tài)表 由ASM圖可直接寫出各輸出程 END = Q0 CR = Q1 CA = CB1 = Q1 CC = Q2 CB0 = Q1 + Q3 CM1 = Q2Bi CM0 = Q2Bi + Q3 控制單元的邏輯框圖如圖5-2-26所示。圖5-2-26 乘法器控制單元邏輯電路之四 5.2.7設(shè)計(jì)舉例 圖5-2-27給出了FIFO先進(jìn)先出，又稱為隊(duì)列的順序存儲(chǔ)器的示意圖和待設(shè)計(jì)FIFO的框圖。圖5-2-27 FIFO存儲(chǔ)器示意圖 圖5

9、-2-28給出了隊(duì)列在RAM中可能的幾種分布位置。圖中陰影代表隊(duì)列已占據(jù)的存儲(chǔ)空間，空白表示未被占據(jù)的存儲(chǔ)空間。圖5-2-28 隊(duì)列在RAM中的幾種位置分布 圖5-2-29(a)給出了讀操作的示意圖。讀操作時(shí)，WA不變，RA加1。顯然，假設(shè)RA加1后與WA相等，那么表示隊(duì)列已空。圖5-2-29(b)、(c)給出了寫操作的示意圖。寫操作時(shí)，RA不變，WA加1。假設(shè)WA加1后與RA相等，那么表示隊(duì)列已滿。圖5-2-29 FIFO的讀/寫操作 在分析FIFO邏輯功能及讀寫操作特點(diǎn)的根底上，現(xiàn)進(jìn)展電路設(shè)計(jì)。 1、算法設(shè)計(jì)與邏輯框圖 該FIFO的算法流程圖如圖5-2-30所示。圖5-2-30 FIFO的

10、算法流程圖 實(shí)現(xiàn)上述算法邏輯框圖如圖5-2-31所示。圖5-2-31 FIFO的邏輯框圖 2、數(shù)據(jù)處理單元的設(shè)計(jì) 圖5-2-32為數(shù)據(jù)處理單元的邏輯圖。圖5-2-32 FIFO的數(shù)據(jù)處理單元 3、導(dǎo)出ASM圖 根據(jù)算法流程圖和數(shù)據(jù)處理單元的邏輯圖，可導(dǎo)出控制器的ASM圖，如圖5-2-33所示。圖5-2-33 FIFO控制器的ASM圖 4、控制器的設(shè)計(jì) 對(duì)ASM圖進(jìn)展如下狀態(tài)分配： S000，S101，S210，S311 如圖5-2-34(a)所示。選擇D觸發(fā)器作為控制器的狀態(tài)存放器。由ASM圖可直接導(dǎo)出鼓勵(lì)函數(shù)卡諾圖，如圖5-2-34(b)所示。圖5-2-34 狀態(tài)分配及卡諾圖 可畫出控制器的邏輯電路，如圖5-2-35所示。圖5-2-35 FIFO控制器的邏輯圖. . word.zl-