《EDA技術(shù)與應(yīng)用教程全套ppt完整版課件整本書電子教案最全教學(xué)教程(最新).ppt》由會員分享，可在線閱讀，更多相關(guān)《EDA技術(shù)與應(yīng)用教程全套ppt完整版課件整本書電子教案最全教學(xué)教程(最新).ppt（338頁珍藏版）》請在匯文網(wǎng)上搜索。

1、EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程1EDA技術(shù)與應(yīng)用教程第1章 EDA技術(shù)概述 第2章 可編程邏輯器件 第3章 QUARTUS II應(yīng)用基礎(chǔ) 第4章 硬件描述語言VHDL 第5章 基本數(shù)字單元設(shè)計 第6章 EDA技術(shù)綜合應(yīng)用 EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程2第1章 EDA技術(shù)概述1.1 EDA技術(shù)及其發(fā)展1.2 EDA技術(shù)的主要內(nèi)容1.3 EDA的設(shè)計流程1.4 常用EDA工具EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程31.1 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展 EDA技術(shù)的涵義技術(shù)的涵義 EDA技術(shù)的發(fā)展技術(shù)的發(fā)展 EDA技術(shù)的特點與發(fā)展趨勢技術(shù)的特點與發(fā)展趨勢 EDA技術(shù)應(yīng)用前景展望技術(shù)應(yīng)用前景展

2、望 EDA技術(shù)將廣泛應(yīng)用于高校電類專業(yè)的實踐教學(xué)和科研工作技術(shù)將廣泛應(yīng)用于高校電類專業(yè)的實踐教學(xué)和科研工作 EDA技術(shù)將廣泛應(yīng)用于專用集成電路的設(shè)計和新產(chǎn)品的開發(fā)技術(shù)將廣泛應(yīng)用于專用集成電路的設(shè)計和新產(chǎn)品的開發(fā) EDA技術(shù)將廣泛應(yīng)用于傳統(tǒng)機電設(shè)備的升級換代和技術(shù)改進技術(shù)將廣泛應(yīng)用于傳統(tǒng)機電設(shè)備的升級換代和技術(shù)改進EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程41.2 EDA技術(shù)的主要內(nèi)容 可編程邏輯器件可編程邏輯器件 硬件描述語言硬件描述語言 EDA工具軟件工具軟件EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程51.2 EDA技術(shù)的主要內(nèi)容EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程61.3 EDA的設(shè)計流程 設(shè)計準備設(shè)計準備

3、 設(shè)計輸入設(shè)計輸入 設(shè)計處理設(shè)計處理 設(shè)計校驗設(shè)計校驗 器件編程器件編程 測試驗證測試驗證圖 1-1 EDA的設(shè)計流程 圖形輸入方式圖形輸入方式 文本輸入方式文本輸入方式 編譯和檢查編譯和檢查 優(yōu)化和綜合優(yōu)化和綜合 適配和分割適配和分割 布局和布線布局和布線 生成編程數(shù)據(jù)文件生成編程數(shù)據(jù)文件EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程71.4 常用EDA工具 編輯器編輯器 仿真器仿真器 綜合器綜合器 適配器適配器 下載器下載器EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程8思考練習(xí) 何謂EDA技術(shù)？EDA技術(shù)的核心內(nèi)容是什么？簡述EDA技術(shù)的發(fā)展歷程。簡述用EDA技術(shù)設(shè)計電路的基本流程。什么是硬件描述語言？常見的硬

4、件描述語言有哪些？與軟件描述語言相比，HDL有什么特點？EDA技術(shù)與ASIC設(shè)計和FPGA開發(fā)有何關(guān)系？EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程9第2章 可編程邏輯器件2.1 可編程邏輯器件概述2.2 CPLD的實現(xiàn)原理與典型結(jié)構(gòu)2.3 FPGA的實現(xiàn)原理與典型結(jié)構(gòu)2.4 FPGA/CPLD產(chǎn)品概述2.5 FPGA/CPLD器件的配置與編程EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程102.1 可編程邏輯器件概述2.1.1 可編程邏輯器件的基本結(jié)構(gòu)2.1.2 可編程邏輯器件的發(fā)展歷程 PLD誕生及簡單誕生及簡單PLD發(fā)展階段發(fā)展階段 乘積項可編程結(jié)構(gòu)乘積項可編程結(jié)構(gòu)PLD發(fā)展與成熟階段發(fā)展與成熟階段 復(fù)雜可編

5、程器件發(fā)展與成熟階段復(fù)雜可編程器件發(fā)展與成熟階段圖 2-1 基本PLD的原理結(jié)構(gòu)框圖EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程112.1 可編程邏輯器件概述2.1.3 可編程邏輯器件的分類 按規(guī)模大小分類按規(guī)模大小分類 按結(jié)構(gòu)特點分類按結(jié)構(gòu)特點分類 按編程方式分類按編程方式分類 按編程工藝分類按編程工藝分類圖 2-2 可編程邏輯器件按規(guī)模分類EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程122.1 可編程邏輯器件概述表 2-2 CPLD與FPGA的區(qū)別 2.1.4 CPLD與FPGA比較EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程132.2 CPLD的實現(xiàn)原理與典型結(jié)構(gòu)2.2.1 CPLD的邏輯實現(xiàn)原理圖 2-3 乘積項結(jié)

6、構(gòu)示例電路圖 2-4 CPLD的實現(xiàn)方式EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程142.2 CPLD的實現(xiàn)原理與典型結(jié)構(gòu)2.2.2 典型CPLD器件簡介MAX 3000A MAX 3000A系列器件概覽系列器件概覽 MAX 3000A器件結(jié)構(gòu)組成器件結(jié)構(gòu)組成圖 2-5 MAX 3000A的整體結(jié)構(gòu)EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程152.2 CPLD的實現(xiàn)原理與典型結(jié)構(gòu)圖 2-6 MAX 3000A的宏單元結(jié)構(gòu) MAX3000A系列系列CPLD的特性的特性 MAX 3000A系列器件的性能參數(shù)系列器件的性能參數(shù)EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程162.3 FPGA的實現(xiàn)原理與典型結(jié)構(gòu)2.3.1 FP

7、GA的邏輯實現(xiàn)原理(a)實際邏輯電路 (b)LUT的實現(xiàn)方式圖 2-7 FPGA的邏輯實現(xiàn)原理圖 2-8 FPGA查找表內(nèi)部結(jié)構(gòu)EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程172.3 FPGA的實現(xiàn)原理與典型結(jié)構(gòu) Cyclone系列器件概覽系列器件概覽 Cyclone系列系列FPGA結(jié)構(gòu)組成結(jié)構(gòu)組成圖 2-9 Altera Cyclone系列FPGA整體結(jié)構(gòu)圖 2-10 Cyclone器件的LE結(jié)構(gòu)2.3.2 典型FPGA器件簡介CycloneEDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程182.3 FPGA的實現(xiàn)原理與典型結(jié)構(gòu) Cyclone系列系列FPGA的特性的特性 Cyclone系列系列FPGA的性能參數(shù)的

8、性能參數(shù)EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程192.4 FPGA/CPLD產(chǎn)品概述2.4.1 FPGA/CPLD產(chǎn)品主要廠商 Altera公司公司圖 2-11 Altera公司的主要產(chǎn)品 Xilinx公司公司 Lattice公司公司 Actel公司公司 Atmel公司公司EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程202.4 FPGA/CPLD產(chǎn)品概述 Altera公司成熟器件公司成熟器件表 2-8 Altera的成熟器件2.4.2 Altera公司的可編程邏輯器件EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程212.4 FPGA/CPLD產(chǎn)品概述 Altera新型系列器件簡介新型系列器件簡介 Stratix系列高端

9、系列高端FPGA Arria系列中端系列中端FPGA Cyclone系列低成本系列低成本FPGA MAX系列低成本系列低成本CPLD HardCopy系列系列ASIC Altera配置器件簡介配置器件簡介 標準型配置器件標準型配置器件 增強型配置器件增強型配置器件（3）串行配置器件）串行配置器件 Altera可編程邏輯器件命名規(guī)則可編程邏輯器件命名規(guī)則EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程222.4 FPGA/CPLD產(chǎn)品概述 Xilinx的主流的主流FPGA器件器件 Xilinx的主流的主流CPLD器件器件 Xilinx公司公司FPGA配置器件配置器件 Lattice的的FPGA器件器件 Lat

10、tice的的CPLD和和SPLD器件器件Lattice的最新FPGA產(chǎn)品包括低成本、非易失和系統(tǒng)級三大類。Lattice的ispLSI、ispMACH和GAL產(chǎn)品系列是其CPLD和SPLD器件的代表。2.4.4 Lattice公司的可編程邏輯器件2.4.3 Xilinx公司的可編程邏輯器件EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程232.4 FPGA/CPLD產(chǎn)品概述 器件類型的選擇器件類型的選擇 器件系列的選擇器件系列的選擇 器件型號的選擇器件型號的選擇 外圍器件的選擇外圍器件的選擇2.4.5 FPGA/CPLD的開發(fā)應(yīng)用選擇EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程242.5 FPGA/CPLD器件的配置

11、與編程 將PLD焊在PCB板上 接好編程電纜 現(xiàn)場燒寫PLD芯片圖 2-13 PLD編程操作過程示意圖2.5.1 配置與編程工藝配置與編程工藝目前常見的大規(guī)?？删幊踢壿嬈骷木幊毯团渲霉に囉腥N：基于電可擦除存儲單元的EEPROM或Flash技術(shù)?；赟RAM查找表的編程單元?；诜慈劢z編程單元。EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程252.5 FPGA/CPLD器件的配置與編程(a)并口下載方式(b)USB口下載方式 圖 2-14 并口/USB口下載電纜連接示意圖 圖 2-15 目標板上的10針下載接口表 2-24 10針插座的在不同模式下對應(yīng)的信號2.5.2 下載電纜與接口EDA技術(shù)與應(yīng)用教程

12、技術(shù)與應(yīng)用教程262.5 FPGA/CPLD器件的配置與編程 FPGA的的PS模式配置模式配置圖 2-16 PS模式下對FPGA器件的配置 FPGA的的JTAG模式配置模式配置圖 2-17 JTAG模式下對FPGA器件的配置2.5.3 編程與配置模式EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程272.5 FPGA/CPLD器件的配置與編程 CPLD的的ISP模式編程模式編程圖 2-18 JTAG模式下對CPLD器件的編程EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程282.5 FPGA/CPLD器件的配置與編程 使用專用配置器件配置使用專用配置器件配置FPGA圖 2-19 EPCS器件對FPGA器件的配置電路 利用

13、微處理器配置利用微處理器配置FPGA圖 2-20 PS模式下微處理器對FPGA器件的配置電路2.5.4 FPGA的配置方式EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程29思考練習(xí) 什么是基于乘積項的可編程邏輯結(jié)構(gòu)?什么是基于查找表的可編程邏輯結(jié)構(gòu)?CPLD和FPGA有什么差異？在實際應(yīng)用中各有什么特點？解釋編程與配置這兩個概念。目前比較知名的CPLD/FPGA廠商有Altera、Xilinx和Lattice，請寫出你對這幾家公司及其PLD產(chǎn)品的了解。根據(jù)本章介紹的各廠商FPGA/CPLD產(chǎn)品系列及你對新產(chǎn)品的了解，請思考選用PLD器件時應(yīng)考慮哪些方面的問題？EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程30實訓(xùn)項目

14、1上網(wǎng)查閱資料，了解主流PLD廠商新型CPLD/FPGA器件的性能特點。2試根據(jù)圖 2-21 所示ByteBlaster MV變換電路原理圖制作 如圖 2-22 所示的ByteBlaster MV下載電纜。圖 2-21 Byte Blaster MV變換電路原理圖圖 2-22 Byte Blaster MV 下載電纜 EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程31第3章 QUARTUS II應(yīng)用基礎(chǔ)o3.1 QUARTUS II軟件概述o3.2 QUARTUS II設(shè)計流程o3.3 Quartus II設(shè)計實例EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程323.1 QUARTUS II軟件概述3.1.1 QUA

15、RTUS II軟件簡介 Quartus II是Altera公司提供的綜合性PLD開發(fā)工具，可以完成從設(shè)計輸入、HDL綜合、布線布局（適配）、仿真到硬件下載及測試的完整PLD設(shè)計流程，同時也是單芯片可編程系統(tǒng)（SoPC）設(shè)計的綜合性環(huán)境。圖 3-1 Quartus II設(shè)計軟件的主要功能EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程333.1 QUARTUS II軟件概述 圖 3-2 Quartus II編譯器的主控界面 Quartus II包括模塊化的編譯器。圖 3-2是Quartus II編譯器的主控界面，它顯示了Quartus II進行自動化設(shè)計的主要處理環(huán)節(jié)，包括分析與綜合（Analysis&Syn

16、thesis）、適配（Filter）、裝配（Assembler）及、時序分析（Classic Timing Analyzer）。EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程343.1 QUARTUS II軟件概述3.1.2 QUARTUS II功能特點2009年3月Altera公司發(fā)布了Quartus II 9.0，新增特性有以下幾方面：SignalTape II嵌入式邏輯分析器。增強的SoPC Builder工具。新的操作系統(tǒng)支持。增強第三方仿真接口。新的引腳顧問。Real Intent驗證支持。新的增強IP內(nèi)核和宏功能。物理綜合引擎增強。EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程353.1 QUARTUS II軟件概述3.1.3 QUARTUS II界面預(yù)覽工具欄菜單欄標題欄工程導(dǎo)航器狀態(tài)窗口任務(wù)窗口工作區(qū)消息窗口3.1.3 QUARTUS II界面預(yù)覽圖 3-3 Quartus II初始用戶界面EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)用教程363.1 QUARTUS II軟件概述3.1.4 QUARTUS II授權(quán)許可圖 3-4 許可文件設(shè)置對話框圖 3-5 許可文件設(shè)置完成對話框EDA技術(shù)與應(yīng)用教程技術(shù)與應(yīng)